清空記錄
歷史記錄
取消
清空記錄
歷史記錄
取消
清空記錄
歷史記錄
清空記錄
歷史記錄
2024年初,研究機構(gòu)普遍預(yù)計谷底已過,市場將迎來增長,整體規(guī)模將增至6000億美元以上?,F(xiàn)實情況略有偏差,市場確實實現(xiàn)了超過6000億美元的增長,但這主要表現(xiàn)為人工智能對半導(dǎo)體產(chǎn)品需求的拉動,而傳統(tǒng)的消費電子、智能手機、汽車等需求仍然不足。反映到供應(yīng)鏈上就表現(xiàn)為,先進(jìn)制程供不應(yīng)求,成熟制程面臨過剩,使得市場的增長只惠及到了少數(shù)芯片大廠,多數(shù)中小企業(yè)依然在與弱市、庫存做斗爭。
預(yù)計2025年,芯片制造領(lǐng)域的表現(xiàn)仍將呈現(xiàn)兩極分化,近來不斷有關(guān)于爭奪臺積電5nm/4nm與3nm產(chǎn)能的消息傳出,就證明了這一點。而2025年芯片制造領(lǐng)域z受關(guān)注的可能就是2nm工藝的量產(chǎn),以及圍繞于此的芯片制造大廠間的角力。
2025年大廠角力2nm
2nm是半導(dǎo)體制造領(lǐng)域一次重大的工藝節(jié)點演進(jìn)。三大芯片制造廠均選擇在這一節(jié)點上引入了GAA(全環(huán)繞柵極)架構(gòu)。相比傳統(tǒng)的FinFET架構(gòu),GAA通過全fangwei包裹晶體管的柵極,實現(xiàn)了對電流的更精確控制,同時允許在相同的芯片面積內(nèi)集成更多的晶體管,從而提升了芯片的密度和性能。這對于需要高性能、低功耗的應(yīng)用場景尤為重要。
目前,全球芯片制造大廠臺積電、英特爾、三星均將2nm工藝節(jié)點的量產(chǎn)時間放在2025年。按照臺積電的規(guī)劃,2nm芯片將于2025年量產(chǎn),A16(1.6nm)工藝將于2026年推出。有消息稱,目前臺積電的試產(chǎn)良率已超過60%。產(chǎn)能方面,臺積電在高雄楠梓科學(xué)園區(qū)興建的2nm晶圓一廠和晶圓二廠,預(yù)計分別于2025年d一季度和第三季度投產(chǎn)。市場方面,業(yè)界對2nm表現(xiàn)出旺盛需求。蘋果有望成為首批客戶,iPhone 18 Pro的A20 Pro處理器將采用臺積電2nm制程生產(chǎn)。英特爾、AMD、高通、聯(lián)發(fā)科等也有意加快導(dǎo)入速度。
英特爾也宣布,Intel 18A將于2025年開始量產(chǎn),AI PC客戶端處理器Panther Lake和服務(wù)器處理器Clearwater Forest都將采用Intel 18A工藝。另有采用Intel 18A的shou家外部客戶(外界猜測為博通)也將在2025年上半年完成流片。三星電子也在加快建設(shè)用于量產(chǎn)2nm工藝的生產(chǎn)設(shè)施。據(jù)報道,相關(guān)設(shè)備已引入位于三星華城工廠的“S3”代工線。三星的計劃是到2025年d一季度安裝一條月產(chǎn)能為7000片晶圓的生產(chǎn)線。三星還計劃在平澤二廠的“S5”安裝一條1.4nm生產(chǎn)線,到2027年大規(guī)模生產(chǎn)1.4nm,以追趕臺積電。
英特爾押注Intel 18A工藝,這是其在半導(dǎo)體制造領(lǐng)域與臺積電角力,重新爭奪先進(jìn)工藝話語權(quán)的關(guān)鍵一戰(zhàn)。此前英特爾制定了雄心勃勃的“五年,四個節(jié)點(5Y4N)”路線圖,Intel 18A是其中z先jin的節(jié)點,也是英特爾的傾心之作,被寄予厚望。英特爾在Intel 18A工藝中引入了RibbonFET全環(huán)繞柵極晶體管架構(gòu)和PowerVia背面供電技術(shù)。PowerVia技術(shù)將電源線移動到晶圓背面,優(yōu)化了信號路由,進(jìn)一步降低了電阻,提高了能效。許多分析師認(rèn)為其能夠與臺積電的先進(jìn)工藝相抗衡,甚至有可能在市場上實現(xiàn)反超。
在這場技術(shù)角力中,英特爾的成敗不僅關(guān)系到自身的未來發(fā)展,也將對整個半導(dǎo)體的產(chǎn)業(yè)格局產(chǎn)生影響。如果英特爾能夠成功實現(xiàn)Intel 18A工藝的商用化,并借此奪回先進(jìn)工藝的話語權(quán),那么它將有望在全球半導(dǎo)體市場中重新占據(jù)一席之地,并開啟一個全新的AI計算時代。
對臺積電來說,這也是守住Ling先地位的關(guān)鍵一仗。如前所述,2nm在架構(gòu)上的創(chuàng)新,晶體管密度的極大提升,是對材料科學(xué)、光刻技術(shù)、良率控制等多方面綜合能力的極限考驗。直接關(guān)系到臺積電能否繼續(xù)保持其在高duan芯片制造領(lǐng)域的霸主地位。
為埃米時代布局
芯片大廠同時也在布局2nm之后的下一代CFET架構(gòu)工藝技術(shù)。在近日召開的IEDM 2024(2024年IEEE國際電子器件會議)上,英特爾代工展示了柵極長度為6納米的硅基RibbonFET CMOS晶體管,大幅縮短了柵極長度和減少溝道厚度,同時大幅抑制短溝道效應(yīng),持續(xù)縮短柵極長度是摩爾定律演進(jìn)的一個關(guān)鍵指標(biāo)。此外,英特爾代工還展示了減成法釕互連技術(shù)、選擇性層轉(zhuǎn)移、2D GAA晶體管的柵氧化層等新的技術(shù)進(jìn)展。這些技術(shù)將從材料、異構(gòu)集成等方面促進(jìn)晶體管和互連微縮技術(shù)的突破。
臺積電發(fā)表了《shou次演示48nm柵極間距單片CFET反相器,面向未來邏輯技術(shù)擴(kuò)展》的論文,介紹了在48nm柵極間距上制造的全功能單片CFET反相器的性能。CFET被認(rèn)為是GAA之后的新一代晶體管架構(gòu)。
IMEC發(fā)表《雙排CFET:面積高效A7技術(shù)節(jié)點的設(shè)計技術(shù)協(xié)同優(yōu)化》的研究,介紹了在z方向和x-y平面上繼續(xù)將CFET擴(kuò)展到更高的尺寸方面取得的進(jìn)展。IMEC指出,雙列CFET架構(gòu)的主要好處在于簡化制程和大幅減少邏輯元件和SRAM的面積。根據(jù)DTCO的研究,與傳統(tǒng)的單列 CFET 相比,新架構(gòu)能讓標(biāo)準(zhǔn)單元高度從4軌降到3.5軌。A7或7埃米技術(shù)節(jié)點預(yù)計將遵循1nm(A10)節(jié)點技術(shù)。IMEC的路線圖曾計劃讓CFET在2032年左右進(jìn)入A5(0.5nm)節(jié)點的主流生產(chǎn)。
IBM和三星也參與了CFET探索,論文《面向未來邏輯技術(shù)的具有階梯式通道的單片堆疊FET》,提出了階梯式結(jié)構(gòu)的概念,其中底部FET通道比上方的通道更寬。這樣做的好處是堆疊高度降低,高縱橫比工藝帶來的挑戰(zhàn)更少。論文還討論了頂部-底部通道中間介電隔離、頂部-底部源極/漏極隔離和雙功函數(shù)金屬。
先進(jìn)封裝熱點技術(shù)不斷
芯片制造大廠對先進(jìn)封裝的關(guān)注度也在提升。在研究機構(gòu)TechInsights對2025年的展望中,列舉了中介層、芯粒(Chiplet)、面板級封裝、硅光子、玻璃基板等熱點技術(shù)。TechInsights表示,先進(jìn)封裝將繼續(xù)影響半導(dǎo)體設(shè)計和制造工藝,有助于在降低成本的同時優(yōu)化功耗、性能和面積(PPAC)。
人工智能的采用帶動了高性能處理器與HBM封裝的需求,進(jìn)而增加了對硅中介層的需求。目前中介層是高性能封裝的shou選方法。臺積電在11月舉辦的歐洲開放創(chuàng)新平臺(OIP)論壇上宣布,有望在2027年認(rèn)證其超大版本的CoWoS封裝技術(shù)。該技術(shù)將提供高達(dá)9個掩模尺寸的中介層尺寸和12個HBM4內(nèi)存堆棧,推進(jìn)人工智能和HPC芯片的設(shè)計。
芯粒技術(shù)方面,英特爾代工在IEDM 2024上展示了選擇性層轉(zhuǎn)移技術(shù)。這是一種異構(gòu)集成解決方案,能夠以更高的靈活性集成超薄芯粒,與傳統(tǒng)的芯片到晶圓鍵合(chip-to-wafer bonding)技術(shù)相比,選擇性層轉(zhuǎn)移讓芯片的尺寸能夠變得更小,縱橫比變得更高。這項技術(shù)還帶來了更高的功能密度,并可結(jié)合混合鍵合(hybrid bonding)或融合鍵合(fusion bonding)工藝,提供更靈活且成本效益更高的解決方案,封裝來自不同晶圓的芯粒,為AI應(yīng)用提供了一種更高效、更靈活的架構(gòu)。
硅光/CPO共封裝的進(jìn)展也值得關(guān)注。臺積電在IEDM 2024上發(fā)表的論文展示了硅光CPO集成技術(shù)的進(jìn)展,介紹了一種用于寬帶光引擎應(yīng)用的EIC/PIC Chiplet集成的技術(shù)。新工藝流程實現(xiàn)了多行集成。與傳統(tǒng)的寬帶端面耦合器(EC)不同,當(dāng)每行集成40到80根光纖時,該解決方案不受邊緣翹曲問題的影響。
面板級封裝方面,臺積電預(yù)計將于2027年開始生產(chǎn)。英偉達(dá)和三星等公司已采用FO-PLP技術(shù)。不過FO-PLP仍面臨面板翹曲、均勻性、成本及良率等挑戰(zhàn),其guang泛的市場應(yīng)用仍待時日。
至于玻璃基板的研發(fā),英特爾、AMD、三星、SK海力士等公司均在推動。英特爾是z早行動的公司之一,計劃在2026年大規(guī)模量產(chǎn)玻璃基板,并已在美國亞利桑那州設(shè)立專門研究機構(gòu)。AMD跟進(jìn)這一行業(yè)趨勢,計劃z早于2025年開發(fā)出采用玻璃基板的芯片,目前已開始對供應(yīng)商提供的玻璃基板樣品進(jìn)行測試。三星電機也已啟動玻璃基板研發(fā)及生產(chǎn),測試產(chǎn)線預(yù)計將于2025年建成。SK海力士通過其美國子公司Absolics在佐治亞州投資3億美元開發(fā)zhuan用生產(chǎn)設(shè)施,計劃在2025年實現(xiàn)量產(chǎn)原型基板。
轉(zhuǎn)載內(nèi)容,如侵刪